随着人工智能（AI）芯片运算性能持续攀升，单芯片功耗已突破千瓦等级，如何有效降低电力传输损耗，成为AI数据中心与高性能计算（HPC）面临的新挑战。 日月光投控（3711；NYSE：ASX）旗下日月光半导体今（14）日宣布扩展PowerSiP平台，推出3D系统级封装（SiP）解决方案，通过垂直集成电压调节模块（VRM），缩短电力从印刷电路板（PCB）传输至处理器的距离，可将寄生布线损耗降低逾50%，进一步改善AI运算系统的能源效率。 随着生成式AI与大型语言模型带动运算需求成长，AI处理器不仅需要更高的运算性能，也面临日益严苛的供电条件。

日月光指出，目前高性能AI系统单芯片（SoC）功耗已突破千瓦等级，在低于1伏特的工作电压下，峰值电流需求更超过1,000安培，使高效率电力传输成为系统设计的重要课题。 传统供电架构主要采取横向配置，电力必须经过PCB、封装基板及多层互链接构，才能送达处理器。 然而，当电流需求大幅提高，过长的传输路径及互链接构所产生的寄生损耗，也可能影响整体系统效率。 因此，如何缩短电压调节模块与处理器之间的距离，已成为改善AI芯片供电效率的重要方向。

从横向转向垂直供电 3D封装缩短大电流传输路径 针对这项挑战，日月光此次扩展PowerSiP平台，利用3D系统级封装技术，将电压调节模块垂直集成于处理器下方，使电力能够从PCB直接向上传输至芯片，减少传统横向供电所需经过的布线距离。 日月光表示，通过将电压调节功能配置得更接近处理器，不仅能缩短大电流传输路径，也能将寄生布线损耗降低50%以上，进而改善系统能源效率。 相较於单纯提高电源转换效率，这项技术更着重于减少电力在传输过程中的损失。 日月光集团研发副总张欣晴博士表示：「能源效率已然成为次世代AI系统的关键挑战。

通过缩短大电流（high-current）传输路径，我们的垂直集成PowerSiP解决方案可减少50%以上的寄生布线损耗，直接转化为系统层面显著的节电效益。 」 值得注意的是，日月光此次强调的50%以上改善幅度，主要针对电力传输过程中的寄生布线损耗，而非整体芯片功耗或数据中心总用电量降低50%。 实际系统节能效果仍取决于处理器、供电架构及整体系统设计。 日月光3D系统级封装（SiP）解决方案，可将寄生布线损耗降低逾50%，进一步改善AI运算系统的能源效率。 （日月光提供） 集成铜柱、电容与高密度封装 突破AI运算模块空间限制 除了缩短供电路径，日月光也通过多项先进封装技术，解决AI运算系统在高密度集成下所面临的空间与厚度限制。

此次PowerSiP垂直集成技术工具箱，包含配置于无核基板（coreless substrate）之间的双面连接电容，以及具备外露端子、可嵌入基板或PCB的无基板、无焊料电容数组模块，借此提高被动组件集成密度。 另一方面，日月光也导入高纵横比达4:1的铜柱（copper pin）集成技术，以降低封装阻抗，并结合单面或双面模塑技术，实现主动与被动组件的高密度集成。 这些技术主要用于克服AI运算托盘（compute tray）内部空间有限的问题，尤其当电压调节模块必须配置于PCB背面、处理器正下方时，如何兼顾组件密度、模块厚度及电力传输效率，便成为封装设计的重要考量。

日月光集团研发副总洪志斌博士指出：「AI系统对于PCB至芯片电源传输的高规格需求，使得最终阶段的电压调节日益重要。 」 他进一步表示，PowerSiP集成先进封装与组件集成技术，让紧凑、高密度的电压调节模块能够直接配置于处理器正下方，以因应次世代AI系统对空间与性能的严格要求。 先进封装延伸至系统供电 瞄准GPU、TPU与客制化ASIC 随着AI数据中心的运算架构逐渐朝向异质化与模块化发展，先进封装技术的应用范围，也从过去着重芯片互连、运算性能与内存集成，进一步延伸至系统层级的电力传输与能源管理。

日月光运行副总Yin Chang表示，随着AI基础设施的运算架构日益异质化与模块化，系统层级能源效率已成为关键竞争因素，而PowerSiP正是通过封装创新，回应系统级供电所面临的挑战。 他指出，日月光运用已完成认证的先进封装技术，提供客户具弹性的集成工具，使其能够设计体积更小、集成密度更高的电压调节模块，并垂直集成至次世代GPU、TPU及客制化ASIC运算架构。 对日月光而言，PowerSiP平台的扩展，也反映先进封装在AI基础设施中的角色正持续增加。 除了满足高带宽、高运算密度的需求，如何在有限空间内提供稳定且低损耗的电力传输，也逐渐成为先进封装技术发展的重要课题。

日月光表示，未来将持续深化PowerSiP平台的垂直集成供电解决方案，协助客户因应下一代AI系统在高电流、高功耗及空间限制下的设计挑战，进一步提升AI数据中心与高性能计算系统的能源使用效率。