当AI芯片、Chiplet与3D IC愈做愈复杂，真正拖慢产品上市脚步的，可能不只是芯片如何设计，而是如何证明设计没有问题。 芯片验证最高可占整体设计时间七成，西门子（Siemens AG，德股代号：SIE）今（3）日宣布扩大与辉达（NVIDIA，美股代号：NVDA）合作，升级Fuse EDA AI Agent系统，让AI代理从自动运行工程任务，进一步走向可持续检查、验证并修正自身决策的工作模式；相关技术已应用于客制化IC组件库特性分析，将作业周期缩短逾10倍，Token成本降低5至10倍。 西门子指出，这次合作将辉达AI基础架构、推理模型及加速运算技术，导入具备「自主验证」能力的代理式AI（Agentic AI）工作流。

AI代理除了可以推理、规划及调用不同EDA工具运行任务，也能通过具确定性、基于物理模型的EDA引擎，持续验证运行结果，形成「推理、运行、验证、修正」的闭环流程。 需要注意的是，此次扩展的EDA AI功能将随西门子后续AI Native EDA产品版本陆续推出，并非所有功能均已全面上市。 不过，部分Solido客制化IC工作流已完成验证并投入生产应用，成为代理式AI导入EDA后，率先展现量化效益的案例。 AI会操作工具还不够，更要证明设计结果正确 相较于一般生成式AI应用，半导体及印刷电路板（PCB）设计牵涉时序、功耗、电性、布局、制造规则及可靠度等工程条件，AI产生的答案即使在语意上看似合理，也不代表能通过工程验证或投入量产。

这也使得代理式AI进入EDA领域后，能否调用可信的工程工具验证决策，成为影响实际导入的重要门槛。 西门子EDA资深副总裁暨AI策略长Amit Gupta表示，这次与辉达扩大合作，是将特定领域的工业级AI、基于物理模型的EDA引擎与加速运算能力结合，共同创建可自主验证的AI工作流。 Gupta指出，借由让长时间自主运作的EDA AI代理，持续且精准地运用成熟工程工具验证决策，可协助客户加快产品开发、改善设计品质，并提高工程团队对产出结果的信心。 辉达运算工程副总裁暨总经理Timothy Costa则表示，半导体与PCB设计是全球最复杂的工程挑战之一，AI代理必须具备可信的工具，才能完成推理、运行及验证。

西门子将旗下EDA软件与辉达加速运算、AI软件及Nemotron开放模型结合，目标就是让代理式AI能涵盖更完整的设计流程。 辉达补上推理、运算及安全环境，签核作业由数日缩至数小时 在整体技术架构中，西门子将通过辉达NeMo Gym开放函数库创建及优化特定领域的EDA代理，使系统能持续从不同项目累积经验，调整运行策略及工作流程，并提高设计知识与项目脉络的利用效率。 辉达Nemotron模型与Switchyard则负责复杂工程取舍所需的推理能力，OpenShell提供企业所需的安全运行环境、访问权限控制及稽核轨迹，避免AI代理在调用设计数据及EDA工具时脱离企业治理范围。

辉达加速运算及CUDA-X函数库，则同时支持AI模型推理与EDA引擎运算。 西门子表示，相关架构可改善长时间工程任务的成果品质、工具调用可靠度及Token使用效率。 在部分适用的工作负载中，设计团队可在不牺牲准确度的前提下，于数小时内取得签核品质成果，过去同类作业可能需要耗费数日。 Fuse EDA AI Agent也已集成至西门子Intelligence Center X，可在企业级工业AI环境中创建、管理及协作编排不同AI代理，并将应用由单一设计工具，延伸至设计、制造及供应链之间的决策流程。

从芯片合成一路做到PCB，代理式AI串联完整EDA流程 西门子规画让不同专业领域的AI代理，共同处理横跨半导体与PCB生命周期的工作，包括合成、验证、物理实作、签核及可测试性设计等环节，借此改善跨工具、跨领域工作流程的收敛效率。 此次涵盖的产品包括Catapult高端合成设计工具、Questa One与Veloce验证平台、Solido客制化IC设计与验证工具、Aprisa物理实作、Calibre签核验证，以及Tessent可测试性设计解决方案；应用范围也延伸至Innovator 3D IC的先进3D IC集成及Xpedition PCB设计。

这意味西门子推动代理式AI的方向，已不只是让工程师通过自然语言操作单一软件，而是让多个具备不同专业能力的AI代理，在完整EDA流程中分工、交换信息，并以工程工具持续检查彼此产出的结果。 客制化IC率先落地，Token成本最多降低10倍 在客制化IC设计方面，西门子进一步强化Solido Characterization Suite的AI代理功能。 相关工作流可调用Solido LibSPICE、Solido Generator及Solido Analytics，自动运行Solido Characterizer，产生并验证Liberty文件，推进组件库特性分析流程自动化。

Liberty文件记录标准组件的时序、功耗及电性特性，是后续数字芯片设计与验证的重要基础。 西门子表示，相关方案已在先进制程标准组件库、内存及客制化IP组件库完成验证并投入生产应用，组件库特性分析周期缩短逾10倍，Token成本则降低5至10倍。 不过，上述「周期缩短逾10倍」是针对特定组件库特性分析工作流的成果，并非代表整体芯片设计或所有验证流程均可缩短相同比例。 西门子同时推出Solido Layout Analyzer，将AI代理延伸至客制化IC布局分析。 这项工具可协助工程师观察布局后设计中的寄生效应与布局依赖效应，并通过自然语言提示解读分析结果、提出修正建议及自动产生报告。

意法半导体（STMicroelectronics，美股代号：STM）非挥发性内存设计经理Gianbattista Lo Giudice表示，对内存设计团队而言，能否将版图洞察直接链接至电性表现相当重要。 Solido Layout Analyzer让团队可在设计流程较早阶段进行布局依赖效应分析，不必等到设计后期才发现问题，有助于将复杂设计模块的调试时间缩短数周。 意法半导体目前仍计划在进行中的设计项目验证实际效益，因此缩短数周调试时间属于预期成果，仍有待项目进一步验证。 AI代理要在数十亿个测试情境中找出问题 数字验证则是西门子代理式AI布局的另一项重点。

西门子指出，验证工作最高可占整体芯片设计时间七成，随着AI芯片、Chiplet及3D IC持续增加设计规模及复杂度，传统验证方法正面临更大的处理量与时程压力。 西门子以先前推出的Questa One Agentic Toolkit为基础，进一步导入辉达为复杂、长时间AI代理任务设计的Nemotron 3 Ultra推理模型。 在搭载ACE-RTL代理的RTL基准测试中，Nemotron 3 Ultra在开放模型中展现较佳表现，可让AI代理评估不同工程设计取舍，并依据标准测试环境持续验证结果，以提早发现问题及加速验证收敛。

西门子EDA资深副总裁暨数字验证技术总经理Abhi Kolpekwar表示，产业正处于关键转折点，AI芯片、Chiplet与3D IC的复杂度，已逐渐超越传统验证方法所能负荷的范围，代理式AI是因应此一趋势的自然演进方向。 他指出，未来AI代理将协作…