當AI晶片、Chiplet與3D IC愈做愈複雜，真正拖慢產品上市腳步的，可能不只是晶片如何設計，而是如何證明設計沒有問題。 晶片驗證最高可占整體設計時間七成，西門子（Siemens AG，德股代號：SIE）今（3）日宣布擴大與輝達（NVIDIA，美股代號：NVDA）合作，升級Fuse EDA AI Agent系統，讓AI代理從自動執行工程任務，進一步走向可持續檢查、驗證並修正自身決策的工作模式；相關技術已應用於客製化IC元件庫特性分析，將作業週期縮短逾10倍，Token成本降低5至10倍。 西門子指出，這次合作將輝達AI基礎架構、推理模型及加速運算技術，導入具備「自主驗證」能力的代理式AI（Agentic AI）工作流。

AI代理除了可以推理、規劃及調用不同EDA工具執行任務，也能透過具確定性、基於物理模型的EDA引擎，持續驗證執行結果，形成「推理、執行、驗證、修正」的閉環流程。 需要注意的是，此次擴展的EDA AI功能將隨西門子後續AI Native EDA產品版本陸續推出，並非所有功能均已全面上市。 不過，部分Solido客製化IC工作流已完成驗證並投入生產應用，成為代理式AI導入EDA後，率先展現量化效益的案例。 AI會操作工具還不夠，更要證明設計結果正確 相較於一般生成式AI應用，半導體及印刷電路板（PCB）設計牽涉時序、功耗、電性、佈局、製造規則及可靠度等工程條件，AI產生的答案即使在語意上看似合理，也不代表能通過工程驗證或投入量產。

這也使得代理式AI進入EDA領域後，能否調用可信的工程工具驗證決策，成為影響實際導入的重要門檻。 西門子EDA資深副總裁暨AI策略長Amit Gupta表示，這次與輝達擴大合作，是將特定領域的工業級AI、基於物理模型的EDA引擎與加速運算能力結合，共同建立可自主驗證的AI工作流。 Gupta指出，藉由讓長時間自主運作的EDA AI代理，持續且精準地運用成熟工程工具驗證決策，可協助客戶加快產品開發、改善設計品質，並提高工程團隊對產出結果的信心。 輝達運算工程副總裁暨總經理Timothy Costa則表示，半導體與PCB設計是全球最複雜的工程挑戰之一，AI代理必須具備可信的工具，才能完成推理、執行及驗證。

西門子將旗下EDA軟體與輝達加速運算、AI軟體及Nemotron開放模型結合，目標就是讓代理式AI能涵蓋更完整的設計流程。 輝達補上推理、運算及安全環境，簽核作業由數日縮至數小時 在整體技術架構中，西門子將透過輝達NeMo Gym開放函式庫建立及優化特定領域的EDA代理，使系統能持續從不同專案累積經驗，調整執行策略及工作流程，並提高設計知識與專案脈絡的利用效率。 輝達Nemotron模型與Switchyard則負責複雜工程取捨所需的推理能力，OpenShell提供企業所需的安全執行環境、存取權限控制及稽核軌跡，避免AI代理在調用設計資料及EDA工具時脫離企業治理範圍。

輝達加速運算及CUDA-X函式庫，則同時支援AI模型推理與EDA引擎運算。 西門子表示，相關架構可改善長時間工程任務的成果品質、工具調用可靠度及Token使用效率。 在部分適用的工作負載中，設計團隊可在不犧牲準確度的前提下，於數小時內取得簽核品質成果，過去同類作業可能需要耗費數日。 Fuse EDA AI Agent也已整合至西門子Intelligence Center X，可在企業級工業AI環境中建立、管理及協作編排不同AI代理，並將應用由單一設計工具，延伸至設計、製造及供應鏈之間的決策流程。

從晶片合成一路做到PCB，代理式AI串聯完整EDA流程 西門子規畫讓不同專業領域的AI代理，共同處理橫跨半導體與PCB生命週期的工作，包括合成、驗證、物理實作、簽核及可測試性設計等環節，藉此改善跨工具、跨領域工作流程的收斂效率。 此次涵蓋的產品包括Catapult高階合成設計工具、Questa One與Veloce驗證平台、Solido客製化IC設計與驗證工具、Aprisa物理實作、Calibre簽核驗證，以及Tessent可測試性設計解決方案；應用範圍也延伸至Innovator 3D IC的先進3D IC整合及Xpedition PCB設計。

這意味西門子推動代理式AI的方向，已不只是讓工程師透過自然語言操作單一軟體，而是讓多個具備不同專業能力的AI代理，在完整EDA流程中分工、交換資訊，並以工程工具持續檢查彼此產出的結果。 客製化IC率先落地，Token成本最多降低10倍 在客製化IC設計方面，西門子進一步強化Solido Characterization Suite的AI代理功能。 相關工作流可調用Solido LibSPICE、Solido Generator及Solido Analytics，自動執行Solido Characterizer，產生並驗證Liberty檔案，推進元件庫特性分析流程自動化。

Liberty檔案記錄標準元件的時序、功耗及電性特性，是後續數位晶片設計與驗證的重要基礎。 西門子表示，相關方案已在先進製程標準元件庫、記憶體及客製化IP元件庫完成驗證並投入生產應用，元件庫特性分析週期縮短逾10倍，Token成本則降低5至10倍。 不過，上述「週期縮短逾10倍」是針對特定元件庫特性分析工作流的成果，並非代表整體晶片設計或所有驗證流程均可縮短相同比例。 西門子同時推出Solido Layout Analyzer，將AI代理延伸至客製化IC佈局分析。 這項工具可協助工程師觀察佈局後設計中的寄生效應與佈局依賴效應，並透過自然語言提示解讀分析結果、提出修正建議及自動產生報告。

意法半導體（STMicroelectronics，美股代號：STM）非揮發性記憶體設計經理Gianbattista Lo Giudice表示，對記憶體設計團隊而言，能否將版圖洞察直接連結至電性表現相當重要。 Solido Layout Analyzer讓團隊可在設計流程較早階段進行佈局依賴效應分析，不必等到設計後期才發現問題，有助於將複雜設計模組的除錯時間縮短數週。 意法半導體目前仍計畫在進行中的設計專案驗證實際效益，因此縮短數週除錯時間屬於預期成果，仍有待專案進一步驗證。 AI代理要在數十億個測試情境中找出問題 數位驗證則是西門子代理式AI布局的另一項重點。

西門子指出，驗證工作最高可占整體晶片設計時間七成，隨著AI晶片、Chiplet及3D IC持續增加設計規模及複雜度，傳統驗證方法正面臨更大的處理量與時程壓力。 西門子以先前推出的Questa One Agentic Toolkit為基礎，進一步導入輝達為複雜、長時間AI代理任務設計的Nemotron 3 Ultra推理模型。 在搭載ACE-RTL代理的RTL基準測試中，Nemotron 3 Ultra在開放模型中展現較佳表現，可讓AI代理評估不同工程設計取捨，並依據標準測試環境持續驗證結果，以提早發現問題及加速驗證收斂。

西門子EDA資深副總裁暨數位驗證技術總經理Abhi Kolpekwar表示，產業正處於關鍵轉折點，AI晶片、Chiplet與3D IC的複雜度，已逐漸超越傳統驗證方法所能負荷的範圍，代理式AI是因應此一趨勢的自然演進方向。 他指出，未來AI代理將協作…