一、2026 年第三季財務與營運詳情

財務表現：

營收與獲利： 第三季營收 253 億元，季增 9.6%，年增約 27%，營收與毛利率皆創歷史新高。毛利率 24%，季增 2.2 個百分點、年增 7.9 個百分點。營業利益率 17.7%，季增 2.4 個百分點、年增 7.4 個百分點。稅後淨利 35 億元，季增 25%、年增 75%。EPS 3.55 元，年增逾七成，為 2022 年第二季以來次高。

營收增量來源： 季增部分記憶體與邏輯約各佔一半，記憶體以 DRAM 為主。年增約 54 億元，其中邏輯約 28 億元、NAND Flash 逾 20 億元。

前三季累計： 營收 697 億元，年增 30.3%，增加約 162 億元。增量中記憶體逾 80 億元（NAND 逾 60 億元），邏輯逾 60 億元，其次為 SSD。毛利率 21.9%，年增 5.6 個百分點，為歷年次高。營業利益率 15.4%。稅後淨利 88 億元，去年同期 48 億元。EPS 9.05 元，年增 82.5%，已超過 2025 年全年的 7.48 元。

全年挑戰： 2025 年全年營收約 749 億元，歷史新高為 2022 年的 834 億元。公司表示第四季有機會挑戰營收新高。

營收結構：

依服務別（第三季）： 封裝 67%，測試 24%（約 60.8 億元），SiP/Module 9%。前三季累計：封裝 67%（約 467 億元），測試 23%（逾 160 億元），SiP/Module 10%（約 70 億元）。

依產品別（第三季）： 邏輯 43%（109 億元），NAND Flash 28%（約 71 億元），DRAM 20%（約 50 億元），SiP/Module 9%（22.8 億元）。前三季比例大致相同。

先進封裝佔比： 若計入 Flip Chip BGA、Bumping、Fan-out PLP、2.5D/3D，先進封裝已佔集團營收三成以上。

財務結構與資金：

資產與現金： 總資產 1,440 億元。現金及約當現金 248 億元，第二季為 176 億元。

主要資金用途： 今年已公告的資本支出逾 250 億元，第三季發放現金股利逾 50 億元，買回庫藏股約 28 億元。扣除這些支出後，單季與累計自由現金流仍為正，超過 30 億元。

負債與淨值： 負債比 49.7%，公司認為仍在可控範圍。每股淨值 75.04 元。第三季底已預先籌足第四季所需的大額資金。

各業務營運概況（第三季）：

DRAM： 仍供不應求，訂單能見度高，營收穩定成長。

NAND／企業級 SSD： 伺服器帶動企業級 SSD 需求，記憶體營收季增維持高雙位數成長。

邏輯： 出貨持續成長，營收季增、年增皆為雙位數。

子公司超豐： 調整產品價格並簽訂長約（LTA），營收季增、年增皆為雙位數。

子公司晶兆成： AI 帶動測試需求強勁，持續投入資本支出，營收季增、年增維持高雙位數成長。

第四季及未來展望：

產業面： AI 與雲端基礎建設投資維持強勁。DRAM 與 NAND 仍供不應求，價格有利記憶體產業營收成長。第四季半導體展望樂觀。

DRAM： 產能利用率可望維持在相當水準，並期待客戶新晶圓產能陸續開出。客戶對原物料成本上漲帶來的價格調整接受度高，第四季獲利預期進一步攀升。

NAND／SSD： 需求維持高檔。封裝材料成本上升，公司持續適度反映在報價上，對第四季營收與毛利率有正面支撐。

邏輯／高階 Flip Chip BGA： AI 帶動高階產能需求擴大，客戶已接受漲價，第四季成長動能延續。

車用： 屬高規需求，訂單能見度穩定。

消費性電子： 記憶體漲價使 PC、NB 與消費性電子拉貨轉趨保守，AI、HPC、IoT 需求仍佳。

菲律賓廠： 第四季起貢獻營收，已與客戶簽訂長期供應合約，擴大導線架封裝的產能與市占。

先進封裝與轉型策略：

擴廠與驗證： 擴廠依計畫進行。AI chip、optical engine、CPO 與 TSV DRAM 的驗證順利，量產計畫不變。

新加坡合資案： 正在經濟部投審司審核中，董事長預期很快會核准。

Fan-out PLP： 客戶驗證持續進行，朝既定量產目標推進，新產品導入需求明顯增加。公司除持續推進 5 倍 Reticle size 以下的應用，也投入超大尺寸封裝研發。

高階 Flip Chip： 第三季已導入超過 1 倍 Reticle size 的大尺寸封裝並量產，尺寸約 75×78 mm。第四季將跨入更大尺寸，把 SoC Die 與 DRAM 整合在單一基板上。

營收結構轉型： 成長引擎從標準型 DRAM、NAND 封裝，轉向 Fan-out PLP、2.5D/3D 異質整合、矽光子 CPO 與高階 Flip Chip BGA。

客戶多元化： 客戶從記憶體 IDM 擴展到 CSP、一線 IC 設計公司與 AI 晶片製造商。

資產整頓： 調整中國大陸傳統封裝廠的股權結構，投資重心全面轉向台灣的高階先進製程據點。

ESG：

永續報告書已完成，並附 TCFD 與 HRDD 摘要。溫室氣體盤查依 ISO 14064 進行並經 SGS 驗證，達成 4% 的減碳目標。

二、問答完整清單 (Q&A)

Q1：Fan-out PLP 與 CoWoS 的競合？與台積電合作的傳言？與南部大型封測廠的實力比較？（法人）

回答：CoWoS 與 Fan-out PLP 製程相同，差別在面板尺寸。力成為 510×515，台積電對外公布為 310×310，因此力成產能較大、成本較低，但技術門檻較高。董事長認為大尺寸面板將是未來大型運算模組的主流，歡迎更多業者加入把市場做大。公司不對同業實力做比較。力成優先服務半導體產品與系統模組公司，希望參與客戶的設計開發，不想只當晶圓廠的封測代工者，但對與晶圓廠合作組成供應鏈抱持期待。

Q2：先進封裝目前包含哪些業務？未來營收比重如何變化？（法人）

回答：計入 Flip Chip BGA、Bumping、Fan-out PLP 與 2.5D/3D 後，先進封裝已佔集團營收三成以上。Fan-out PLP 的客戶與產品已逐漸明確，出貨會隨量產增加。記憶體仍供不應求，美韓大廠擴產需要時間，長鑫、長江的擴產優先滿足中國當地市場，對力成應無負面影響。未來成長將由記憶體封測、傳統封測與先進封測共同驅動，先進封裝比重會長期提升。

Q3：是否具備 EMIB 或 EMIB-like 封裝能力？是否已有客戶採用？（法人）

回答：已具備 EMIB-like 能力。力成將 bridge die 嵌入 polyimide，Intel EMIB 則嵌入 ABF 載板，這項技術力成數年前已驗證。EMIB 需要 mixed-pitch bump，會降低產能，而公司產能以支援內部需求為優先。雖有客戶洽詢，目前尚無結論，暫不提供 EMIB 服務。

Q4：毛利率已連續兩季突破 20%，邏輯與記憶體封裝漲價幅度多少？漲價動能能否延續？（法人）

回答：原物料與各項成本大幅上漲，工廠負擔很重，公司會適時反映成本，客戶也接受調整。未來將依市場行情與供需議價，有需要時仍有續漲機會。視產品、成本與行情不同，漲幅從個位數到雙位數不等。

Q5：機台設備取得與交期是否影響 Fan-out PLP 量產時程？（法人）

回答：設備市場仍吃緊，但缺機情況已明顯改善。擴廠依計畫進行，設備不會影響 Fan-out PLP 的量產出貨時程。董事長也感謝供應商為力成打造特殊尺寸的面板設備。

Q6：資金市場吃緊，是否有私募或發行 CB 的計畫？（法人）

回答：力成過去只依賴銀行借款等間接金融，目前正評估聯貸、現金增資、公司債、CB、ECB、GDR 等工具，會視條件與時機推出，條件成熟時再對外說明。第三季底已預先籌足第四季的大額資金需求，未來的資本支出也會及早籌措。

Q7：封裝與測試產能利用率多少？不含 Fan-out PLP，既有產品線擴產幅度？（法人）

回答：封裝與測試稼動率皆超過 90%，第四季將隨營收增加而上揚。園區廠房保留給高階封裝，其他產線透過 re-layout 增加機台數，並汰換舊機種、改用高效率設備，以提升產出配合客戶需求。

Q8：為何選擇 510×515 面板，而非 310×310 或 600×600？（法人）

回答：2014 至 2015 年評估面板時，公司模擬了從 1×1 到二十幾 × 二十幾等不同 IC 尺寸的面板使用率，量化計算結果顯示 510×515 的使用率優於 310×310 與 600×600。另外，面板越大，電鍍與化學製程越難維持中心到邊緣的品質均勻，部分載板廠也採用 510×515，評估後技術瓶頸較小。設備皆為特殊規格，公司會堅持這個尺寸，目前也有多家業者採用相同尺寸。

Q9：75×78 mm SoC 加 DRAM 封裝，是否與 AMD 下一代 AI CPU／ASIC 有關？（法人）

回答：這項產品屬於 Flip Chip BGA，客戶是另一家 AI 公司（CSP 客戶之一），與 AMD 的 Fan-out PLP 無關。同尺寸的產品另有只整合 SoC 與 I/O die 的版本，以及 Wi-Fi 用的單顆產品。這些封裝並非來自單一客戶，也不只一種組合，力成在 Flip Chip BGA 下有多種異質整合方案。

Q10：Fan-out PLP 的 RDL 層數與量產能力？5 倍 Reticle 產品良率能否從 95% 再提升？（法人）

回答：層數取決於設計。上層 RDL 目前主流為 3P3M，最多可做到 5P5M；下層為 1P1M，可做到 2P2M。上下合計 5P5M 最普遍，可滿足 line/space 2/2 到 5/5 的需求。公司正挑戰更多層數與 1 微米以下線寬，未來有機會取代 bridge die 設計。目前 CoWoS 與 Fan-out PLP 成本都高、良率也不易提升，降低成本與簡化製程是下一階段的發展目標。良率是否從 95% 再提升，現場沒有直接回答。