2026 年 AI 基础设施峰会于加州圣克拉拉举行，吸引约 6,000 人参与。包括美光(MU-US)、三星、SK 海力士(SKHY-US)、博通(AVGO-US)、高通(QCOM-US)、OpenAI 与 AWS 等半导体及云端巨头聚首，对内存与保存架构的「分层解耦」(Memory-Storage Disaggregation)达成强烈共识，视其为打破「内存墙」(Memory Wall)瓶颈的最可行技术路径。

内存解耦是指将传统以 GPU 为中心、依赖单一高性能内存的架构，转变为将内存与保存进行「分层」与「专用化」分离的系统设计。其内核思维是「动态分层、按需配置」，打破过往只靠单一高性能内存(如 HBM)支撑所有运算的做法，改依不同工作负载选用最合适的内存层级。

评估指针转向：效率优先取代纯算力堆栈

数据显示，Transformer 模型规模每两年暴增约 240 倍，但内存带宽与容量同期仅成长约 2 倍，导致传统以 GPU 为中心的架构难以为继。

美银证券研究团队于报告中指出，随着 AI 应用走向代理人 AI(Agentic AI)，产业的评估架构已由追求纯粹算力(FLOPs)，全面转向「每瓦代币数」(tokens/W)与「每美元代币数」(tokens/$)等效率指针。这使数据中心的采购逻辑发生实质改变，内存架构的灵活性与能源效率成为全新竞争维度。

厂商技术路线分化：3D 堆栈与分层内存

面对多样化工作负载，各大厂商相继发表创新技术：

高通发表「HBC」(高带宽计算)方案，将 LPDDR 内存直接 3D 堆栈于计算芯片上，达到 SRAM 约 200 倍的容量功耗比与 HBM 约 6 倍的带宽功耗比，预计于 2027 年年中的 AI250 加速卡首次亮相。

SK 海力士推出情境化分层内存，包含专为内存密集负载打造的 PIM(内存内运算)、专攻长文本且容量达 HBM 10 倍的 HBF(高带宽闪存)，以及 SALT-KV 软件调度方案。

博通、Marvell 与 Astera Labs：在互连层面，博通推动全层级开放以太网路架构；Marvell 与 Astera Labs 则提供客制化芯片与专用 PCIe 方案，回应热络的客制化需求。

部署速度与系统级集成成为关键

除了芯片设计，机架量产与部署稳定度也成为重要焦点。AWS 的实务经验显示，通过将测试产能与部署现场同地建置，成功大幅压缩原本长达 6 至 9 个月的芯片测试稳定周期。

美银证券团队总结，产品的快速迭代不再单靠芯片设计能力，更取决于系统级工程集成与软硬件协同优化。