人工智慧（AI）運算需求持續推升高頻寬記憶體（HBM）重要性，但隨著HBM4與HBM4E世代到來，產業競爭焦點正逐漸從DRAM製程、堆疊層數與封裝技術，轉向位於HBM底部的基礎晶粒（Base Die），而晶圓代工廠也因此開始成為供應鏈中的關鍵角色。 據韓媒及DIGITIMES等報導，SK海力士正考慮將英特爾( INTC-US ) 代工納入HBM4E供應鏈，作為HBM 基礎晶粒的第二代工來源，以降低對台積電( 2330-TW ) 的依賴並提高供應彈性。 基礎晶粒是 HBM 堆疊結構中最底層的控制晶片，負責支撐及控制整體結構，並處理GPU、CPU等外部處理器與HBM記憶體晶片之間的高速介面。

儘管英特爾最終能否取得相關訂單仍未確定，但此一動向已反映HBM產業結構正在發生變化。 HBM4 帶來關鍵轉折 基礎晶粒從配角變核心在HBM3E及更早世代中，HBM主要由多層DRAM堆疊（核心晶粒），以及底部的基礎晶粒構成。 基礎晶粒過去主要負責物理支撐、矽穿孔（TSV）引出與基本訊號路由，功能相對單純，因此SK海力士( 000660KS ) 、三星電子( 005930KS ) 與美光科技( MU-US ) 等記憶體大廠通常可利用自有DRAM製程生產。 但進入HBM4後，基礎晶粒的功能開始大幅增加。 其中一項重大變化是介面密度提升。

HBM4的總線寬度由1024-bit增加至2048-bit，而輝達( NVDA-US ) Rubin平台更將單Pin傳輸速率提高至11Gbps以上。 在有限的晶片面積內配置更多TSV與實體層（PHY）電路，對布線密度與金屬層數提出更高要求。 另一方面，部分邏輯功能也開始下沉至基礎晶粒。 為追求更高能源效率與更低延遲，GPU與ASIC業者要求將記憶體控制器、DFT（可測試性設計）電路，甚至特定演算法運算模組整合至基礎晶粒。 SK海力士也曾指出，HBM4世代邏輯晶片的作用日益重要，研發方向包括提升基礎晶粒效能、強化HBM堆疊與邏輯晶片之間的連接，同時降低功耗。 這使基礎晶粒逐漸從單純的底層支撐晶片，轉變為功能更加複雜的邏輯基礎晶粒。

記憶體廠製程遇到 瓶 頸 代工 開始介入基礎晶粒功能增加，也讓傳統記憶體製程面臨新的挑戰。 DRAM製程主要追求記憶體單元密度與成本效率，而高效能邏輯晶片則更重視邏輯電晶體效能、布線密度及先進EDA設計能力。 當越來越多邏輯功能被整合進基礎晶粒後，單純依靠記憶體廠自有製程的模式開始受到限制。 因此，晶圓代工廠開始進入HBM供應鏈。 2024年，SK海力士與台積電宣布合作開發HBM4，並提出由IC設計公司、晶圓代工廠與記憶體廠商共同參與的合作模式，其中基礎晶粒正是合作重點之一。 這也代表HBM的產業分工正在改變。

過去HBM的核心模式主要是「DRAM製造＋TSV＋堆疊封裝」，如今則逐漸轉變為「DRAM Core 晶粒＋基礎晶粒＋代工＋TSV＋先進封裝」的組合。 換言之，HBM正逐步從特殊型記憶體，朝由多種晶片與製程共同組成的小型Chiplet系統發展。 客製化 HBM 興起 記憶體與邏輯加速融合基礎晶粒的邏輯化，也正在推動HBM從標準化產品走向客製化。 SK海力士在今年台積電技術論壇上透露，未來將透過採用台積電先進邏輯製程的基礎晶粒，進一步推動客製化HBM，強化記憶體與基礎晶粒之間的整合。

此外，SK海力士也被曝正在矽谷組建專門的HBM架構設計團隊，相關職缺除了要求傳統DRAM能力，也涵蓋數位設計、PDN（電源分配網路）以及3奈米以下先進代工製程經驗。 這顯示HBM產品設計正逐漸從單純記憶體製造，轉向更接近ASIC的設計模式。 SK海力士後續產品路線中，HBM4E與客製化 HBM都被列為重要發展方向；其iHBM解決方案則聚焦下一代HBM產品的散熱管理，以提升高密度、高頻寬環境下的運作穩定性與效率。 背後主要推力來自AI晶片業者希望進一步突破「記憶體牆」。

由於輝達、超微半導體( AMD-US ) 、Google( GOOGL-US ) 、亞馬遜( AMZN-US ) 、微軟( MSFT-US ) 以及其他自研ASIC的雲端業者，對記憶體頻寬、功耗、介面與封裝面積的需求各不相同，標準化HBM越來越難以滿足所有應用。 因此，HBM的開發模式開始朝向ASIC產業熟悉的流程靠攏，包括共同定義規格、共同設計、代工流片、先進封裝以及客戶驗證。 輝達 推 NVHBM 基礎晶粒角色再升級這項趨勢在輝達推出NVHBM後進一步受到關注。 輝達8月26日公布名為NVHBM的新技術，核心變化之一，是將原本位於GPU或XPU計算核心內的記憶體控制器，移至HBM的基礎晶粒。

根據輝達公布的數據，與標準HBM4E相比，NVHBM最高可帶來30%的記憶體頻寬提升與15%的功耗下降，同時最多可釋放25%的XPU計算核心面積。 亞馬遜旗下Annapurna Labs已成為首批參與該架構研發的晶片設計團隊。 NVHBM的出現，使GPU與HBM之間原本相對明確的功能界線進一步模糊。 過去由GPU負責運算、HBM負責儲存的架構，未來則可能朝GPU、基礎晶粒與DRAM共同構成運算系統的方向發展。 記憶體控制器只是其中一項可能被移轉至基礎晶粒的功能，未來基礎晶粒所承擔的邏輯功能也可能進一步增加。 三大 HBM 廠商採取不同 代工 策略面對基礎晶粒的重要性提高，SK海力士、三星與美光目前採取的路線並不相同。

其中，SK 海力士走專業分工模式。 SK海力士自行負責DRAM核心晶粒與HBM技術，基礎晶粒則交由台積電等晶圓代工廠生產。 TrendForce援引韓媒報導指出，SK海力士量產HBM4採用的基礎晶粒來自台積電12奈米級製程；隨著HBM4E邏輯複雜度提高，產業也開始討論進一步採用更先進製程。 另一方面，隨著先進基礎晶粒成本提高，SK海力士也被曝考慮將英特爾代工作為潛在第二供應來源。 三星則採取垂直整合模式。 三星同時擁有記憶體與晶圓代工業務，因此HBM4直接採用自家代工的4奈米邏輯製程製造基礎晶粒，並搭配1c DRAM 核心晶粒；HBM4E也延續1c DRAM與4奈米基礎晶粒的組合。

三星並已規劃在後續HBM產品中，進一步將基礎晶粒推進至2奈米製程。 美光則逐步擁抱Foundry 合作。 美光早期HBM4仍強調自行開發與製造CMOS 基礎晶粒，但到了HBM4E，策略已有明顯改變。 美光在投資人資料中表示，HBM4E無論標準版或客製版基礎晶粒，都將與台積電合作生產。 同時，美光預期採用客製化基礎晶粒的HBM4E毛利率將高於標準產品。 這也凸顯基礎晶粒的客製化邏輯，正逐漸成為HBM產品價值的重要組成。 英特爾 代工 瞄 準 HBM 基礎晶粒 成 為 切入點對晶圓代工廠而言，HBM架構變化也創造新的市場空間。

過去AI伺服器供應鏈中，以台積電為代表的晶圓代工廠，主要掌握GPU、ASIC等邏輯晶片製造，以及CoWoS等先進封裝業務。 隨著HBM 基礎晶粒進入先進邏輯製程，這部分也可能成為新的代工市場。 雖然HBM基礎晶粒的晶圓需求規模目前仍無法與GPU相比，但每增加一顆HBM，就代表需要一顆基礎 晶粒 。 高階AI加速器通常搭載6至8顆HBM，而HBM4與HBM4E的基礎晶粒又逐步朝12奈米、5奈米甚至更先進製程發展，使晶圓代工在AI記憶體系統中的價值進一步提升。 對英特爾代工而言，HBM 基礎晶粒也可能成為不同於GPU主運算晶片的切入市場。

相較於直接爭取輝達或超微半導體頂級GPU的主運算晶片訂單，HBM 基礎晶粒同樣需要先進邏輯製造能力，但所扮演的角色不同；另一方面，SK海力士等記憶體廠商也存在降低供應集中度與成本的需求。 因此，英特爾代工有機會從HBM 基礎晶粒切入AI晶片供應鏈。 HBM 競爭焦點從 DRAM 轉向 邏輯 基礎晶粒過去數十年，記憶體產業的核心競爭主要圍繞製程、容量、良率與成本，標準化則是產業擴大規模的重要基礎。 但AI運算需求正在改變HBM的產品邏輯。 HBM4將基礎晶粒帶入先進邏輯製程，HBM4E進一步提高基礎晶粒的複雜度，而輝達NVHBM則把記憶體控制器直接移入基礎晶粒，使HBM與運算晶片之間的界線更加模糊。

隨著這條路線持續發展，HBM可能越來越難單純被視為「記憶體」，而是由DRAM、邏輯、連接與先進封裝共同構成的記憶體系統。 這也代表，HBM下一階段的競爭，可能不再只是SK海力士、三星與美光之間的較量，而是記憶體廠、晶圓代工廠、AI晶片設計商與先進封裝業者之間的協同競爭。 從這個角度來看，SK海力士考慮引進英特爾代工作為HBM4E 基礎晶粒第二供應來源，意義不只是一筆代工訂單，也反映晶圓代工廠正在進一步深入AI記憶體架構。 HBM的競爭核心，正逐漸從DRAM本身轉移至位於最底部、卻越來越複雜的Logic 基礎晶粒。