AI晶片持續朝埃米製程推進，但單靠電晶體微縮，已不足以解決資料移動、供電與散熱瓶頸。 Qnity Electronics（NYSE：Q）執行長Jon Kemp 2日在SEMICON Taiwan 2026大師論壇上指出，半導體產業正從「Shrink」走向「Shrink＋Stack」，下一個創新單位不再是單顆晶片，而是由邏輯、記憶體、先進封裝及材料共同組成的完整系統。 Kemp以「Shrink to Stack—Redefining Semiconductor Innovation in the Angstrom Era」為題發表演講。

他表示，AI過去主要在雲端與資料中心「學會說話與思考」，下一階段則將進入汽車、機器人與工業設備，在實體世界中「學會行動」，對晶片體積、功耗、散熱及可靠度提出更嚴苛要求。 微縮仍重要，但已無法獨自承擔AI需求 Kemp指出，半導體產業數十年來依靠電晶體微縮提高效能，但當AI模型與晶片尺寸持續擴大，運算瓶頸已從單一電晶體，延伸至晶片之間的資料傳輸、電力輸送與熱管理。 「微縮仍然重要，但已無法獨自承擔全部工作，」Kemp表示，下一個時代將是「微縮加上堆疊」，一方面持續推進埃米世代電晶體，另一方面透過2.5D及3D整合，縮短邏輯晶片、記憶體及其他元件之間的距離。

AI加速器封裝不僅要讓運算晶片與高頻寬記憶體（HBM）高速交換資料，還可能需要輸送數百安培電流，並把系統產生的熱量快速排出。 這使先進封裝從過去製造流程的末端，轉變成影響效能、功耗及良率的核心。 Kemp引用市場預測指出，全球先進封裝市場目前約460億美元，至2030年將接近800億美元。 他形容，「把整合做好，一顆好晶片可以成為一套優秀系統；整合做錯了，即使採用最好的矽晶片，也無法發揮應有效能。 」 材料不能等晶片設計完成才加入 系統設計方式改變，也使材料供應商必須更早進入開發流程。

Kemp指出，過去通常先確定元件與晶片設計，再由材料商依照既定規格提供產品；如今材料、製程、封裝及系統設計必須同步展開，相關決策不能等到晶片定案後才處理。 以重布線層（RDL）為例，銅互連、介電材料與製程控制，會直接影響訊號傳輸、能源效率及良率。 當封裝尺寸擴大、互連密度提高，材料選擇也會成為系統能否量產的關鍵。 Kemp表示，這項轉變牽涉品牌廠、IC設計公司、整合元件製造商（IDM）、晶圓代工廠、封測業者、設備商及材料供應商，各方必須在產品開發初期交換更多設計條件與製程資訊。 「供應鏈移動的是零組件；創新網路則是在更早階段移動洞察與想法。 」他認為，產業必須重新思考系統架構、深化跨領域合作，並將材料、製程與封裝整合進共同設計流程。

Kemp最後強調：「下一個創新單位，不再是單一晶片，而是我們圍繞晶片打造的整套系統。 」Qnity為2025年由杜邦分拆成立的半導體材料公司，產品涵蓋先進運算、互連及封裝所需材料與解決方案。