AI晶片競賽不只比效能，更開始競爭「量產速度」。 Google AI與基礎架構資深副總裁暨首席技術專家Amin Vahdat（瓦赫達特）今（2）日在SEMICON Taiwan 2026開幕主題演講中表示，Google的TPU推出節奏已從過去約兩年一款，縮短至一年一款，最近一年更一口氣推出訓練用TPU 8t與推論用TPU 8i；隨著晶片更新速度持續加快，過去耗時兩至三年逐步拉升產量的模式已跟不上需求，半導體供應鏈必須轉向接近「方波式部署」，並從設計定案、封裝、測試到量產同步加速。

Vahdat以「思考的物理學與智慧的架構」（The Physics of Thought and the Architecture of Intelligence）為題發表演說。 他指出，Google過去25年建立全球最具規模、效率與永續性的運算平台之一，背後仰賴整個半導體生態系共同合作；但AI帶來的運算需求與社會影響，可能比網際網路更為深遠，業界如今不只是打造一套運算平台，而是共同推動一場大規模社會轉型。 Alphabet資本支出上看6.48兆元 AI需求仍超過供給 Google母公司Alphabet（NASDAQ：GOOGL、GOOG）最新財報，也凸顯AI基礎建設擴張速度。

Alphabet預估，2026年資本支出將由原先的1,800億至1,900億美元，上修至1,950億至2,050億美元；依9月1日新台幣兌美元收盤匯率31.633元換算，約新台幣6.17兆至6.48兆元，調升主因正是加快交付運算容量，以因應持續成長的需求。 Alphabet並表示，即使過去三年大幅增加基礎建設容量，市場需求仍超過供給，公司第3季將擴大使用第三方運算容量，作為內部產能建置完成前的過渡方案。 Google Cloud也已於第2季開始向客戶資料中心交付TPU系統，多數既有TPU系統銷售合約收入預計在2027年認列。

Alphabet第二季財報與法說會資料 Vahdat指出，AI模型參數規模正快速增加，所需算力也呈現指數成長。 Google十多年前為語音辨識與語言翻譯開發TPU，當時內部估算，若完全使用通用CPU處理相關工作，所需基礎架構規模約等於「再建造三個Google」；若改採特定用途的推論加速器，效率則可提高約100倍。 經過多代演進，Google TPU在效能、功耗與成本的綜合效率上，相較通用CPU已提高逾100倍，Vahdat更直言，「100倍只是下限」，兩者差距仍持續擴大。 TPU由兩年一款加速至一年兩款 未來可能更快 為因應訓練、推論及代理式AI工作負載分化，Google第八代TPU首次同時推出兩套不同架構。

TPU 8t鎖定大規模模型訓練，TPU 8i則針對推論、強化學習及高併發代理式工作流程最佳化。 Vahdat說，Google過去大約每兩年推出一款TPU，之後加快至每年一款，最近一年則進一步推出兩款TPU。 「我認為，未來每年推出的數量，有可能、甚至很可能還會增加。 」 晶片推出速度加快，意味客製化晶片從設計到量產的各個環節都必須縮短。 Vahdat表示，當新晶片可能每六個月出現一次，甚至更加頻繁，供應鏈就不能再沿用傳統的漸進式爬坡模式。 晶片量產改走「方波」 上市就要快速拉高供給 過去新晶片通過驗證並正式上市後，業者可以花兩年或更長時間逐步提高產量，有時甚至需要三年，並與下一代晶片的量產週期重疊。

但在產品生命週期愈來愈短的情況下，若產量尚未拉升，下一代晶片就已經推出，再好的架構也難以轉化為實際可用算力。 Vahdat將Google未來需要的部署模式形容為「方波」（Square Wave），也就是晶片正式上市後，產能必須在極短時間內快速拉升，盡快交付接近全生命週期規模的產品，而不是花數年緩慢爬坡。 「如果我說有一款晶片比前一代好兩倍，但你拿不到任何一顆，那麼在它真正部署以前，這並不是一款好晶片。 」Vahdat說，只有晶片真正大規模部署，效能改善才有意義。

他也指出，新一代AI晶片與封裝的複雜度已達前所未見程度，加上採購單位龐大、涉及數十億美元，晶片在設計定案、進入Tape-out（設計定案並交付製造）時，就必須高度確定能夠正常運作，無法承受重大設計錯誤導致重新投片。 從首批4顆到1,000顆 軟體、製造線與測試須同步到位 供應鏈接下來面臨的挑戰，不只是把晶片做出來，更要加速取得第一批4顆、10顆、100顆乃至1,000顆晶片，盡快送到開發團隊手中進行驗證。 在晶片正式上市時，軟體必須已能完整運作，製造線要達到所需產能，測試設備與驗證流程也要同步到位。 任何單一環節落後，都可能拖慢整套AI運算系統部署。

Vahdat表示，他已看到供應鏈合作模式開始改變，也對產業目前的進展感到驚訝，但因應後續AI需求，仍需要進一步加速。 「當架構改變時，我們在供應鏈上的合作方式也必須徹底改變。 」 對台灣半導體產業而言，Google所要求的「方波式部署」，影響範圍不會侷限於晶圓製造，而將同時牽動先進製程、先進封裝、高頻寬記憶體（HBM）、載板、高速互連、光通訊、液冷、電源管理及半導體測試。 AI晶片競賽進入快速迭代階段後，供應鏈能否在晶片上市前完成跨環節協作，將與製程效能及良率同樣關鍵。