3D NAND快閃記憶體持續向更高堆疊層數邁進，製程材料也迎來關鍵轉變。 半導體產業研究機構SemiAnalysis於週日（23日）在X平台發布文章指出，當3D NAND堆疊層數突破約300層後，傳統以鎢（Tungsten，W）製作的字線（word line）逐漸面臨物理與製程限制，鉬（Molybdenum，Mo）可能成為高層數NAND不可避免的材料選擇。 SemiAnalysis認為，從鎢轉向鉬並非單純的製程優化，而是300層以上NAND發展下的必要轉型。 3D NAND約在10年前逐漸停止透過水平微縮提升密度，轉而依靠垂直堆疊更多記憶體層數增加單位面積的儲存容量。

然而，當堆疊層數持續攀升，連接各個記憶體單元的鎢字線也開始成為製程瓶頸。 其中包括電阻過高、氟基化學製程可能造成漏電問題，以及在超高深寬比結構中難以有效完成材料填充等限制。 分析指出，相較於鎢，鉬在高層數3D NAND結構中具有三項關鍵優勢：首先，鉬的電阻較低，有助於提升記憶體讀寫速度；其次，鉬製程不需要使用氟基化學工藝；第三，鉬在高深寬比結構中的填充能力較佳。 這些特性分別對應鎢在超高層數NAND中面臨的主要限制，也使材料轉換逐漸從製程選項轉變為高層數NAND的必要條件。 目前各大NAND廠商的產品層數已開始拉開差距。

SemiAnalysis整理顯示，鎧俠（Kioxia）與SanDisk ( SNDKV-US ) 目前約為218層，美光科技( MU-US ) 達276層，三星電子( 005930KS ) 為286層，而SK海力士( 000660KS ) 則以321層處於產業前段。 隨著NAND產業準備由300層以上進一步邁向400層，鉬製程的導入也將同步擴大。 SemiAnalysis預估，鉬在全球NAND總產能中的占比，將從2025年的個位數中段百分比，提升至2027年約30%。

事實上，主要NAND製造商均已明確承諾轉向鉬工藝：其中，三星是較早採用鉬字線的廠商，相關產品自2024年起已進入量產；美光則在2025年利用科林研發( LRCX-US ) 的ALTUS Halo設備啟動大規模量產；SK海力士則計畫在2026年底推出採用鉬製程的375層NAND。 隨著主要記憶體廠陸續導入鉬，相關材料與設備需求也可望隨高層數NAND產能擴張而增加。 SemiAnalysis估計，光是2027年一年，NAND鉬沉積設備市場規模就可能超過10億美元。 若後續DRAM與邏輯晶片也逐步採用鉬相關製程，整體鉬沉積設備市場到2030年可能進一步成長至每年約20億美元。

設備供應商方面，科林研發預期將率先受惠，東京電子（TEL）則緊隨其後。 應用材料( AMAT-US ) 、艾司摩爾( ASML-US ) 以及中國半導體設備商北方華創( 002371-CN ) 則可能更多受惠於後續DRAM及邏輯晶片導入鉬製程所帶來的需求。 SemiAnalysis表示，相關細分市場的完整測算已納入其前段製程設備（WFE）模型。