联发科 (2454-TW) 近年积极抢攻 AI ASIC 商机，首席执行官蔡力行今 (31) 日于法说会中宣布，将 2027 年 AI ASIC 市占率目标，由原先的 10% 至 15%，上调至 15% 至 20%；第二代 AI 加速器 ASIC 开发也持续按照计划推进，预计 2028 年初开始量产。 联发科表示，云端客户为追求更佳的单位整体持有成本性能 (Performance per TCO) 以及单位功耗性能 (Performance per Watt)，对客制化 AI 芯片的需求仍相当强劲。

联发科通过与美国一家大型云端服务供应商紧密合作，已完成首款具领先性能的 AI 加速器 ASIC，预计今年第四季开始量产，并带动 2026 年数据中心营收超过 20 亿美元，2027 年营收则可望进一步加速成长。 联发科指出，随着客户对相关解决方案需求增加，目前估计 2027 年 AI 加速器 ASIC 可服务市场规模 (SAM) 将达 800 亿美元，维持与上季相当，但将市占率目标由上季预估的 10% 至 15%，提高至 15% 至 20%。

蔡力行强调，800 亿美元的市场规模目前只计入 AI 加速器，不包含数据中心 CPU、网络交换器或其他客制化芯片，显示公司未来若将业务进一步延伸至其他 XPU 或数据中心芯片，潜在市场仍有扩张空间。 联发科第二代 AI 加速器 ASIC 目前也进展顺利。 相较第一代产品，第二代 ASIC 的运算性能将明显提升，并进一步优化客户整体持有成本，通过与先进封装合作伙伴密切合作，第二代 ASIC 的良率与可靠度皆符合开发进度，公司有信心在 2028 年初进入量产。

随着第一代及第二代 ASIC 预计在 2028 年同步贡献，联发科预期，2028 年 AI 加速器 ASIC 的可服务市场规模将明显高于 2027 年，公司的市占率也将随第二代产品放量进一步提高。 除现有两项 ASIC 项目外，联发科也正与多家客户深化数据中心 ASIC 合作。 蔡力行指出，目前有数项新计划及项目正在进行，但受限于保密协议，尚无法揭露个别客户或项目细节，待取得客户许可后，才会对外公布。 为扩大 ASIC 市场布局，联发科正从单纯提供芯片设计，进一步转向完整的系统与平台解决方案。

公司已创建涵盖内存、输入输出 (I/O) 及高速连接技术的预先验证子系统，可降低客户设计复杂度、缩短上市时间，协助客户从单颗 AI ASIC 扩展至完整系统与平台部署。 在高速互连技术方面，联发科 448G SerDes 开发进展顺利，并通过共封装铜互连 (Co-Package Copper，CPC) 系统方案，提供高性能与低功耗表现，IP 可望于 2027 年下半年准备就绪。 展望 448G 之后，联发科认为，更高速的芯片互连很可能转向光学技术，公司目前正基于台积电 (2330-TW)(TSM-US) COUPE 平台开发共同封装光学 (CPO) 系统方案，以满足下一代数据中心的高速连接需求。

此外，联发科也提供端到端 3.5D 平台，集成 3.5D 硅智财、封装技术及设计流程，并通过与台积电进行设计技术协同优化 (DTCO)，结合 2 纳米先进制程设计经验，协助客户采用 CoWoS 及 EMIB-T 等技术，开发超大尺寸、高性能 ASIC。 除晶圆制造与封装外，联发科也开始集成内存、基板等供应链关键零组件，协助客户降低大型 AI ASIC 项目的运行风险。 为确保未来供应链产能，并推动公司由 AI ASIC 芯片扩展至系统与平台，联发科董事会也核准总额 50 亿美元的弹性融资预算。 管理层表示，公司目前帐上净现金超过 70 亿美元，融资额度主要是保留资金选择权，未来可视需要支持关键供应商扩产或强化供应链合作。

财务表现方面，第二代 ASIC 虽然单颗价值与出货规模都将明显提高，但毛利率预计与第一代大致相近，且仍会略低于公司平均毛利率。 不过，随着 ASIC 营收规模快速扩大，营业费用增加幅度将低于营收成长速度，带动费用率显著下降，因此 ASIC 业务将对联发科营业利益率及营业利益金额带来具规模的正面贡献。